Verdeelkast verlichting

Cycloon FPGA demoboard

Ontmoet de USB2.0 specificatie, 480Mbps het protocolnorm van het hoge snelheidsvervoer, compatibel met USB1.1
De verbeterde de reeksbewerkers CY7C68013A-128AXC van de Cipres ez-USB FX2LP, omringt verbeterde USB Kern, hoge snelheid 8051 Kern en 16K RAM, GPIF Interface, de interface van de Slaaf FIFO, die allerlei isochrone transmissie verstrekken (, onderbreekt de massa, controleert overdrachten)
De volledige in-kringsmededinger om het programma, het venster door de gehele ontwikkelomgeving Keil, simulatie te zuiveren kan geen mededinger zuiveren
De volledige in-systeem programmeringsoplossingen, verstrekt 8K bytes van de ruimte van het programmageheugen (EEPROM), kan de programmeur niet direct door het controlebord op het systeem herhaaldelijk in de ontwikkeling van de programmering van code
Download het volledige programma in het systeem, door het controlebord om 64K bytes te downloaden van het systeem van de programmaontwikkeling het lopen
Rijkdom van FPGA middelen, Cycloon EP1C6Q240C8 FPGA
EPCS4 de periodieke FPGA capaciteit van de configuratiespaander is vier keer meer EPCS1, voldoe volledig aan de complexe ontwerpvereisten
FPGA buiten uitgebreide twee 256K × SRAM met 16 bits, de modellijnen van IS61LV25616-10T, van gegevens, van het adres en van de controle waren volledig onafhankelijk, geschikt voor gebruik als pingpongbuffer, om de grote aanwinst van capaciteitsgegevens te bereiken
Chinese documenten die de volledige ontwikkeling gebruiken
De rijkdom van experimentele voorbeelden, met inbegrip van bulkoverdracht, onderbreekt overdracht, controleoverdracht, FX2 de test van het overdrachttarief, IO havencontrole, test GPIF, de test van de SLAAF FIFO, USB aan periodieke test, periodiek aan test USB, Bulktransmissietest, enz.
Gevestigde ingebouwde programmatuur (Keil C51), bestuurder (DDK en DriverStudio) en toepassingen (VC6.0) ontwikkelomgeving (techniek)
Steun de transfer-mode van GPIF en van de SLAAF FIFO, steun voor buswijze met 8 bits/met 16 bits, om naadloze connectiviteit en randeindpunt FIFO te bereiken.

De Doos van de distributie
1. De verf eindigt: Het epoxy Geweven Met een laag bedekken van het Poeder van de Polyester eindigt.
2. De dikte van deur en lichaam is 1.0mm of 1.2mm of 1.5mm or2.0mm, opzettend plaat is 1.5mm of 2.0mm.
3. Materiaal: Het Staal van koude Rolling
4. Elke bijlage omvat:
Het lichaam, deur, galvaniseerde het opzetten plaat of oranje het opzetten plaat;
Het slot of het plastiek van het metaal sluit, sleutel, schroef, Verzegelende pakking, klierplaat.
5. Kleur: RAL7032
Ten tweede, de hardwaremiddelen en de functies



CY7C68013A-128AXC spaander (128pin): Met verbeterde die kern 8051, bij 48Mhz, met 16K van interne RAM wordt geklokt
De cycloon EP1C6Q240C8 FPGA, met 5, 980 logicacellen, 92, 160 beetjes van ingebedde RAM, twee - fase - gesloten lijn (PLL), 185 gebruikers I/O spelden, u kan de zachte kern van Nios van Altera en een rijke IP bibliotheek gebruiken, snel volledige programmeerbaar-spaander (SOPC) realiseren
EPCS4 de periodieke FPGA capaciteit van de configuratiespaander is vier keer meer EPCS1, voldoe volledig aan de complexe ontwerpvereisten
FPGA buiten uitgebreide twee 256K × SRAM met 16 bits, de modellijnen van IS61LV25616-10T, van gegevens, van het adres en van de controle waren volledig onafhankelijk, geschikt voor gebruik als pingpongbuffer, om de grote aanwinst van capaciteitsgegevens te bereiken
24M het actieve kristal, verstrekt JTAG en ALS configuratieinterface
RS232 periodieke haven: Twee, één of andere kunnen aan gebruikers beschikbaar zijn voor het zuiveren Keil (MAX3232)
EEPROM: Gebruikt voor opslag van VID/PID of ingebouwde programmatuur, capaciteit EEPROM door verbindingsdraadselectie, de standaardconfiguratie 24LC64 (8K)
64K van de ruimte van programmagegevens (IS63LV1024), gebruik USB
4 LEIDENE lichte buis 3 sleutels
De softwaresimulatie van Keil het zuiveren (64K programma en gegevensruimte)
Online te downloaden om en in-systeem programmeerbare Functie
Bus of externe facultatieve machtslevering
GPIF en ZWOEGT allen verwant en verbonden met de spelden FPGA met de externe uitbreidingscontactdozen 40PIN
4 laagontwerp, stabiel en betrouwbaar